ลักษณะของยาง VLB คุณสมบัติทางเทคนิคของยาง หรือ วิธีเลือกยางให้เหมาะกับรถ ?! รถโดยสารท้องถิ่น VLB และ PCI
อินเทอร์เฟซระบบในเครื่อง- ระบบการสื่อสารและการเชื่อมต่อโหนดคอมพิวเตอร์และบล็อกซึ่งกันและกันคือชุดของสายสื่อสารไฟฟ้า (สาย) วงจรเชื่อมต่อกับส่วนประกอบของคอมพิวเตอร์ โปรโตคอล (อัลกอริทึม) สำหรับการส่งและแปลงสัญญาณ
มีสองตัวเลือกในการจัดระเบียบอินเทอร์เฟซภายในเครื่อง:
– อินเตอร์เฟซแบบมัลติลิงค์,โดยที่แต่ละบล็อก PC เชื่อมต่อกับบล็อกอื่นด้วยสายไฟภายในเครื่อง ตามกฎแล้วจะใช้อินเทอร์เฟซการเชื่อมต่อหลายแบบในพีซีในครัวเรือนที่ง่ายที่สุดเท่านั้น
– อินเทอร์เฟซลิงก์เดียวโดยที่บล็อกพีซีทั้งหมดเชื่อมต่อถึงกันผ่านบัสทั่วไปหรือบัสระบบ
พีซีสมัยใหม่ส่วนใหญ่ใช้งาน บัสระบบลักษณะการทำงานของบัสระบบคือ: จำนวนอุปกรณ์ที่ให้บริการและปริมาณงาน เช่น ความเร็วสูงสุดในการถ่ายโอนข้อมูลที่เป็นไปได้ แบนด์วิธของบัสขึ้นอยู่กับขนาดบิต (มีบัส 8, 16, 32 และ 64 บิต) และความถี่สัญญาณนาฬิกาที่บัสทำงาน
สิ่งต่อไปนี้เคยเป็นและสามารถใช้เป็นบัสระบบในพีซีที่แตกต่างกันได้:
– รถโดยสารขยายตัวรถโดยสารอเนกประสงค์ที่ให้คุณเชื่อมต่ออุปกรณ์ต่าง ๆ จำนวนมาก
– รถประจำทางท้องถิ่นเชี่ยวชาญในการให้บริการอุปกรณ์จำนวนเล็กน้อยในบางประเภท
คุณลักษณะทางเทคนิคเปรียบเทียบของยางบางชนิดแสดงไว้ในตารางที่ 5.1
ตารางที่ 5.1 - ลักษณะสำคัญของยาง
รถโดยสารขยายตัว
1. มัลติบัส1มีการปรับเปลี่ยนสองแบบ: PC/XT bus (Persona) Computer eXending Technology - PC พร้อมเทคโนโลยีเพิ่มเติม) และ PC/AT bus (PC Advanced Technology - PC พร้อมเทคโนโลยีขั้นสูง)
2. พีซี/XT บัส -บัสข้อมูล 8 บิตและแอดเดรสบัส 20 บิต ออกแบบมาสำหรับความถี่สัญญาณนาฬิกา 4.77 MHz มี 4 บรรทัดสำหรับการขัดจังหวะฮาร์ดแวร์และ 4 ช่องสัญญาณสำหรับการเข้าถึงหน่วยความจำโดยตรง (ช่อง DMA - การเข้าถึงหน่วยความจำโดยตรง) แอดเดรสบัสจำกัดพื้นที่แอดเดรสของไมโครโปรเซสเซอร์ไว้ที่ 1 MB ใช้กับ MP 8086,8088
3. พีซี/เอทีบัส- บัสข้อมูล 16 บิตและแอดเดรสบัส 24 บิต ความถี่สัญญาณนาฬิกาปฏิบัติการสูงสุด 8 MHz แต่สามารถใช้ MP ที่มีความถี่สัญญาณนาฬิกา 16 MHz ได้เนื่องจากตัวควบคุมบัสสามารถแบ่งความถี่ได้ครึ่งหนึ่ง มี 7 สายสำหรับการขัดจังหวะฮาร์ดแวร์และ 4 ช่อง DMA
4. รถบัสไอเอสเอ(สถาปัตยกรรมมาตรฐานอุตสาหกรรม) - บัสข้อมูล 16 บิตและแอดเดรสบัส 24 บิต ความถี่สัญญาณนาฬิกาปฏิบัติการ 8 MHz แต่สามารถใช้ MP ที่มีความถี่สัญญาณนาฬิกา 50 MHz ได้ (อัตราส่วนการแบ่งจะเพิ่มขึ้น) เมื่อเปรียบเทียบกับบัส PC/XT และ PC/AT จำนวนสายขัดจังหวะฮาร์ดแวร์เพิ่มขึ้นจาก 7 เป็น 15 และช่องการเข้าถึงหน่วยความจำโดยตรง DMA จาก 7 เป็น 11 ต้องขอบคุณบัสแอดเดรส 24 บิต พื้นที่ที่อยู่จึงเพิ่มขึ้นจาก 1 ถึง 16 เมกะไบต์ ปริมาณงานตามทฤษฎีของบัสข้อมูลคือ 16 MB/s ในความเป็นจริงจะอยู่ที่ประมาณ 4-5 MB/s เนื่องจากคุณสมบัติการใช้งานหลายประการ
5. รถเมล์อีซ่า(ISA แบบขยาย) - บัสข้อมูล 32 บิตและแอดเดรสบัส 32 บิต สร้างขึ้นในปี 1989 พื้นที่แอดเดรสของบัสคือ 4 GB แบนด์วิดท์คือ 33 MB / s และความเร็วการแลกเปลี่ยนผ่าน MP - Cache - OP ช่องสัญญาณถูกกำหนดโดยพารามิเตอร์ของชิปหน่วยความจำจำนวนตัวเชื่อมต่อส่วนขยายเพิ่มขึ้น (ตามทฤษฎีสามารถเชื่อมต่ออุปกรณ์ได้สูงสุด 15 อุปกรณ์ในทางปฏิบัติสูงสุด 10) ระบบขัดจังหวะได้รับการปรับปรุง บัส EISA ให้การกำหนดค่าระบบอัตโนมัติและการควบคุม DMA เข้ากันได้อย่างสมบูรณ์กับบัส ISA (มีตัวเชื่อมต่อ ISA) บัสรองรับสถาปัตยกรรมการประมวลผลแบบมัลติโปรเซสเซอร์ บัส EISA ใช้ในพีซี เซิร์ฟเวอร์เครือข่าย และเวิร์กสเตชันความเร็วสูง
6. เอ็มซีเอ บัส(สถาปัตยกรรม Micro Channel) บัส 32 บิตที่สร้างโดย IBM ในปี 1987 สำหรับเครื่อง PS/2 แบนด์วิดท์ 76 MB/s ความถี่ในการทำงาน 10-20 MHz ตามลักษณะอื่น ๆ อยู่ใกล้กับบัส EISA แต่เข้ากันไม่ได้กับ ISA หรือ EISA เนื่องจากคอมพิวเตอร์ PS/2 ไม่ได้ใช้กันอย่างแพร่หลาย สาเหตุหลักมาจากการขาดโปรแกรมแอปพลิเคชันที่พัฒนาขึ้นมามากมาย MCA บัสจึงไม่มีการใช้กันอย่างแพร่หลายมากนัก
รถโดยสารท้องถิ่น VLB และ PCI
มาตรฐานบัสท้องถิ่นสากลหลักสองมาตรฐานคือ VLB และ PCI
1. บัส VLB (VESA Local Bus) - เรียกว่าบัส VESA โดยพื้นฐานแล้ว VLB บัสเป็นส่วนเสริมของ MP บัสภายในสำหรับการสื่อสารกับอะแดปเตอร์วิดีโอ และบ่อยครั้งน้อยกว่ากับฮาร์ดไดรฟ์ การ์ดมัลติมีเดีย และอะแดปเตอร์เครือข่าย ความกว้างของบัสคือ 32 บิต (อาจเป็นเวอร์ชัน 64 บิต) ความเร็วการถ่ายโอนข้อมูลจริงผ่าน VLB คือ 80 MB/s (ทำได้ตามทฤษฎี -132 MB/s)
ข้อเสียของยาง:
– ออกแบบมาเพื่อทำงานร่วมกับ MP 80386, 80486 ไม่เหมาะสำหรับโปรเซสเซอร์ Pentium, Pentium Pro, Power PC
– การพึ่งพาความถี่สัญญาณนาฬิกาของ MP อย่างเข้มงวด (บัส VLB แต่ละตัวได้รับการออกแบบสำหรับความถี่เฉพาะเท่านั้น)
– อุปกรณ์ที่เชื่อมต่อจำนวนเล็กน้อย - ไปยังบัส VLB (เพียงสี่อุปกรณ์เท่านั้น)
– ไม่มีอนุญาโตตุลาการบัส - อาจมีข้อขัดแย้งระหว่างอุปกรณ์ที่เชื่อมต่อ
2. บัส PCI (การเชื่อมต่อส่วนประกอบอุปกรณ์ต่อพ่วง - การเชื่อมต่ออุปกรณ์ภายนอก) บัส PCI นั้นเป็นสากลมากกว่า VLB แต่ก็มีอะแดปเตอร์ของตัวเองที่อนุญาตให้กำหนดค่าให้ทำงานกับ MP ใด ๆ ได้ช่วยให้คุณสามารถเชื่อมต่ออุปกรณ์ 10 เครื่องที่มีการกำหนดค่าที่แตกต่างกันมากด้วยความสามารถในการกำหนดค่าอัตโนมัติ แต่ก็มีของตัวเอง” อนุญาโตตุลาการ” และเครื่องมือควบคุมการถ่ายโอนข้อมูล
ความจุ PCI คือ 32 บิต ขยายได้ถึง 64 บิต ที่ความถี่บัส 33 MHz ปริมาณงานตามทฤษฎีคือ 132 MB/s และในเวอร์ชัน 64 บิต -263 MB/s (ของจริงต่ำกว่าครึ่งหนึ่ง)
ตัวเลือกการกำหนดค่าสำหรับระบบที่มีบัส VLB และ PCI แสดงในรูปที่ 5.1 และรูปที่ 5.2 ตามลำดับ การใช้บัส VLB และ PCI ในพีซีจะทำได้ก็ต่อเมื่อคุณมีมาเธอร์บอร์ด VLB หรือ PCI ที่เหมาะสม
รูปที่ 5.1 - การกำหนดค่าระบบด้วยบัส VLB
รูปที่ 5.2 - การกำหนดค่าระบบด้วยบัส PCI
ในการเชื่อมต่อบัส PCI กับบัสอื่น ๆ จะใช้ฮาร์ดแวร์พิเศษ - บริดจ์บัส PCI (สะพาน PCI) Host Bridge ใช้เพื่อเชื่อมต่อ PCI กับบัสระบบ (บัสโปรเซสเซอร์หรือโปรเซสเซอร์) Peer-to-Peer Bridge ใช้เพื่อเชื่อมต่อบัส PCI สองตัว มีการใช้บัส PCI สองตัวขึ้นไปในแพลตฟอร์มเซิร์ฟเวอร์ - บัส PCI เพิ่มเติมช่วยให้คุณสามารถเพิ่มจำนวนอุปกรณ์ที่เชื่อมต่อได้ ดังนั้น ชุดของบริดจ์ที่ตั้งอยู่รอบๆ บัส PCI จะทำการกำหนดเส้นทางคำขอไปยังบัสที่เกี่ยวข้องทั้งหมด ในกรณีทั่วไป เชื่อกันว่าอุปกรณ์ที่มีที่อยู่เฉพาะสามารถปรากฏบนบัสคันใดคันหนึ่งของคอมพิวเตอร์ที่กำหนดเท่านั้น และบริดจ์ที่ตั้งโปรแกรมไว้จะ "รู้" ว่าอันไหน
ความสามารถพื้นฐานของบัส
1. การแลกเปลี่ยนข้อมูลแบบซิงโครนัส 32 บิตหรือ 64 บิต ในกรณีนี้เพื่อลดจำนวนผู้ติดต่อจะใช้มัลติเพล็กซ์นั่นคือที่อยู่และข้อมูลจะถูกส่งผ่านบรรทัดเดียวกัน
2. รองรับตรรกะ 5V และ 3.3V ขั้วต่อสำหรับบอร์ด 5 และ 3.3V ตำแหน่งของคีย์ต่างกัน (มีบอร์ดสากลที่รองรับแรงดันไฟฟ้าทั้งสอง แต่ความถี่ 66MHz รองรับเฉพาะลอจิก 3.3V เท่านั้น)
3. ความถี่บัส 33MHz หรือ 66MHz (ในเวอร์ชัน 2.1) ช่วยให้สามารถรับส่งข้อมูลได้หลากหลาย (โดยใช้โหมดต่อเนื่อง):
– 132 MV/s ที่ 32 บิต/33MHz;
– 264 เมกะไบต์/วินาที ที่ 32 บิต/66MHz;
– 264 เมกะไบต์/วินาที ที่ 64 บิต/33MHz;
– 528 MV/s ที่ 64 บิต/66MHz
4. เพื่อให้บัสทำงานที่ความถี่ 66MHz จำเป็นที่อุปกรณ์ต่อพ่วงทั้งหมดจะทำงานที่ความถี่นี้
5. รองรับบัสมาสเตอร์แบบทวีคูณอย่างเต็มที่ (เช่น ตัวควบคุมฮาร์ดไดรฟ์หลายตัวสามารถทำงานบนบัสได้พร้อมกัน)
6. รองรับแคชการเขียนกลับและการเขียนผ่าน
7. การกำหนดค่าการ์ดเอ็กซ์แพนชันอัตโนมัติเมื่อเปิดเครื่อง
8. ข้อมูลจำเพาะของบัสช่วยให้คุณสามารถรวมฟังก์ชันได้ถึงแปดฟังก์ชันในการ์ดเดียว (เช่น วิดีโอ + เสียง ฯลฯ )
9. บัสอนุญาตให้คุณติดตั้งสล็อตเอ็กซ์แพนชันได้สูงสุด 5 ช่อง แต่เป็นไปได้ที่จะใช้บริดจ์ PCI-PCI เพื่อเพิ่มจำนวนการ์ดเอ็กซ์แพนชัน
10. อุปกรณ์ PCI มีตัวจับเวลาซึ่งใช้เพื่อกำหนดระยะเวลาสูงสุดที่อุปกรณ์สามารถครอบครองบัสได้
11. บัสรองรับวิธีการส่งข้อมูลที่เรียกว่า "linear burst" วิธีการนี้จะถือว่าแพ็กเก็ตข้อมูลถูกอ่าน (หรือเขียน) ลงในพื้นที่หน่วยความจำที่อยู่ติดกัน นั่นคือ ที่อยู่จะเพิ่มขึ้นโดยอัตโนมัติสำหรับไบต์ถัดไป โดยปกติแล้ว สิ่งนี้จะเพิ่มความเร็วในการส่งข้อมูลโดยการลดจำนวนที่อยู่ที่ส่ง
ข้อมูลจำเพาะของบัส PCI กำหนดทรัพยากรสามประเภท - สองประเภทปกติ (ช่วงหน่วยความจำและช่วง I/O) และพื้นที่การกำหนดค่า การกำหนดค่าอัตโนมัติของอุปกรณ์ (การเลือกที่อยู่ คำขอขัดจังหวะ) ได้รับการสนับสนุนโดย BIOS และมุ่งเน้นไปที่เทคโนโลยีสถาปัตยกรรมพีซีของ Microsoft/Intel Plug and Play (PnP)
มาตรฐาน PCI กำหนดพื้นที่การกำหนดค่าสำหรับแต่ละสล็อตที่มากถึง 256 รีจิสเตอร์ 8 บิต โดยไม่ได้กำหนดให้กับพื้นที่หน่วยความจำหรือพื้นที่ I/O เข้าถึงได้ผ่านวงจรบัสการอ่านการกำหนดค่าและการเขียนการกำหนดค่าพิเศษ ซึ่งสร้างขึ้นโดยคอนโทรลเลอร์เมื่อโปรเซสเซอร์เข้าถึงรีจิสเตอร์คอนโทรลเลอร์บัส PCI ที่อยู่ในพื้นที่ I/O สำหรับข้อมูลเพิ่มเติมเกี่ยวกับบัส PCI โปรดดูภาคผนวก E
อินเทอร์เฟซ PCI Express (3GIO)
ตัวย่อ 3GIO ย่อมาจาก “3rd Generation I/O Bus” (การเชื่อมต่ออินพุต/เอาต์พุตรุ่นที่สาม).
ความสามารถในการปรับขนาดประสิทธิภาพทำได้โดยการเพิ่มความถี่และการเพิ่มสายให้กับบัส PCI Express ได้รับการออกแบบมาเพื่อให้ปริมาณงานต่อพินสูงโดยมีค่าใช้จ่ายต่ำและมีเวลาแฝงต่ำ รองรับช่องเสมือนหลายช่องต่อช่องสัญญาณจริง
ระบบการกำหนดแอดเดรสเข้ากันได้กับข้อกำหนด PCI อย่างสมบูรณ์ ทำให้อุปกรณ์ PCI สามารถเชื่อมต่อกับบัสใหม่ได้ กลไกในการกำหนดค่าอุปกรณ์อัตโนมัติ (Plug-and-Play) ยังคงไม่เปลี่ยนแปลง ข้อมูลจะถูกส่งเป็นแพ็กเก็ตขนาด 8 หรือ 10 บิต (ในกรณีหลัง สองบิตมีจุดประสงค์เพื่อรองรับกลไกความเท่าเทียมกันและการแก้ไขข้อผิดพลาด)
ข้อมูลจำเพาะอินเทอร์เฟซ PCI Express ให้การโต้ตอบและโปรโตคอลหลายระดับ:
- ทางกายภาพ;
– ข้อมูล (ดาต้าลิงค์);
– ธุรกรรม (การขนส่ง);
– แอพพลิเคชั่นและไดรเวอร์
– การกำหนดค่า
พื้นฐานทางกายภาพของ PCI Express คือสายสื่อสารดิฟเฟอเรนเชียลแรงดันต่ำแบบอนุกรม โดยแต่ละสายใช้ส่งและรับข้อมูล 1 คู่ ความสามารถในการปรับขนาดบัสทำได้โดยการเพิ่มจำนวนบรรทัดหลายเท่า (1, 2, 4, 8, 16, 32) ช่องทางการสื่อสารเฉพาะถูกสร้างขึ้นระหว่างผู้เข้าร่วมในการแลกเปลี่ยนข้อมูลผ่านบัส PCI Express ซึ่งอุปกรณ์จะเจรจาความกว้างและความถี่สัญญาณนาฬิกาในระหว่างกระบวนการเริ่มต้นช่องสัญญาณ ที่นี่ข้อมูลจะถูกนำเสนอในรูปแบบ 8 หรือ 10 บิต หากจำเป็น จะใช้ 2 บิตเพื่อตรวจสอบความสมบูรณ์ของข้อมูล สิ่งนี้ใช้แนวคิดการแลกเปลี่ยนข้อมูลแบบจุดต่อจุด
ตามทฤษฎีแล้ว แบนด์วิดท์ของช่องแคบที่สุดถึง 2.5 Gbit/s ในแต่ละทิศทาง
การกำหนดแอดเดรสและระบบคำสั่งประกอบด้วยฟิลด์มาตรฐานสามฟิลด์ที่เข้ากันได้กับอินเทอร์เฟซ PCI (พื้นที่หน่วยความจำ ที่อยู่ I/O การเริ่มต้นและการกำหนดค่า) รวมถึงฟิลด์ข้อความเพิ่มเติม (ข้อความ)
บัสอินเตอร์เฟส AGP
บัสอินเทอร์เฟซสำหรับการไหลของข้อมูลวิดีโอโดยเฉพาะ - AGP (พอร์ตกราฟิกเร่งความเร็ว)(รูปที่ 5.3) .
รูปที่ 5.3 – บล็อกไดอะแกรมของตัวเร่งกราฟิกที่มี AGP
ข้อดีของรถบัสรุ่นใหม่คือมีปริมาณงานสูง หากบัส ISA อนุญาตให้มีการถ่ายโอนสูงถึง 5.5 MB/s, VLB - สูงถึง 130 MB/s (อย่างไรก็ตาม บัสนั้นโอเวอร์โหลดโปรเซสเซอร์กลาง) และ PCI สูงถึง 133 MB/s ดังนั้นในทางทฤษฎีบัส AGP จึงมีปริมาณงานสูงสุด สูงสุด 2132 MB/s (ในโหมดถ่ายโอนคำ 32 บิต)
อินเทอร์เฟซ AGP ให้การเชื่อมต่อโดยตรงระหว่างระบบย่อยกราฟิกและ RAM ดังนั้น จึงเป็นไปตามข้อกำหนดสำหรับเอาต์พุตกราฟิก 3D แบบเรียลไทม์ และนอกจากนี้ หน่วยความจำบัฟเฟอร์เฟรมยังถูกใช้อย่างมีประสิทธิภาพมากขึ้น ซึ่งจะเป็นการเพิ่มความเร็วของการประมวลผลกราฟิก 3D บัส AGP เชื่อมต่อระบบย่อยกราฟิกกับตัวควบคุมหน่วยความจำระบบ และแบ่งปันการเข้าถึงกับโปรเซสเซอร์กลางของคอมพิวเตอร์ กราฟิกการ์ดสามารถเชื่อมต่อผ่าน AGP
คุณสมบัติหลักของ AGP ที่ส่งผลต่อประสิทธิภาพคือ:
บัสมีความสามารถในการส่งข้อมูลสองบล็อก (AGP2x), สี่ (AGP4x) หรือแปด (AGP8x) ต่อรอบ;
การตัดการเชื่อมต่อที่อยู่และบรรทัดข้อมูลแบบมัลติเพล็กซ์ (ใน PCI เพื่อลดต้นทุนของมาเธอร์บอร์ด ที่อยู่และข้อมูลจะถูกส่งผ่านบรรทัดเดียวกัน)
การดำเนินการอ่าน/เขียนไปป์ไลน์ช่วยลดผลกระทบของเวลาแฝงในโมดูลหน่วยความจำที่มีต่อความเร็วของการดำเนินการเหล่านี้
บัส AGP ทำงานในสองโหมดหลัก - DIME (Direct Memory Execute) และ DMA (Direct Memory Access) ในโหมด DMA หน่วยความจำหลักคือหน่วยความจำบนการ์ด พื้นผิวสามารถเก็บไว้ในหน่วยความจำระบบ แต่จะถูกคัดลอกไปยังหน่วยความจำภายในของการ์ดแสดงผลก่อนใช้งาน การแลกเปลี่ยนจะดำเนินการในแพ็กเก็ตข้อมูลลำดับขนาดใหญ่
ในโหมดดำเนินการ หน่วยความจำภายในและระบบสำหรับการ์ดแสดงผลจะเท่ากันในเชิงตรรกะ พื้นผิวจะไม่ถูกคัดลอกไปยังหน่วยความจำภายในเครื่อง แต่จะถูกเลือกโดยตรงจากหน่วยความจำระบบ ดังนั้นจึงจำเป็นต้องส่งชิ้นส่วนที่ค่อนข้างเล็กแบบสุ่ม เนื่องจากอุปกรณ์อื่นจำเป็นต้องใช้หน่วยความจำระบบ จึงจัดสรรแบบไดนามิกในบล็อกขนาด 4 KB ดังนั้น เพื่อให้มั่นใจถึงประสิทธิภาพที่ยอมรับได้ จึงจัดให้มีกลไกพิเศษที่แมปที่อยู่ตามลำดับกับที่อยู่บล็อกจริงในหน่วยความจำระบบ
บัส AGP รองรับการทำงานของบัส PCI มาตรฐานทั้งหมด ดังนั้นการไหลของข้อมูลจึงสามารถแสดงเป็นส่วนผสมของการดำเนินการอ่าน/เขียน AGP และ PCI สลับกันได้ การทำงานของบัส AGP จะถูกแยกออก ซึ่งหมายความว่าคำขอสำหรับการดำเนินการจะถูกแยกออกจากการถ่ายโอนข้อมูลจริง
ข้อมูลจำเพาะใหม่ - AGP Pro ความแตกต่างที่สำคัญระหว่างอินเทอร์เฟซนี้คือความสามารถในการจัดการแหล่งจ่ายไฟ เพื่อจุดประสงค์นี้ จึงได้มีการเพิ่มบรรทัดใหม่ให้กับตัวเชื่อมต่อ AGP Pro
อินเทอร์เฟซ AGP Pro ได้รับการออกแบบมาสำหรับสถานีกราฟิก ปริมาณงานเพิ่มขึ้นสองเท่าทำได้โดยการเพิ่มความถี่สัญญาณนาฬิกาบัสเป็น 66 MHz และใช้ระดับสัญญาณใหม่ที่ 0.8 V (ใน AGP 2.0 จะใช้ระดับ 1.5 V) ดังนั้นในขณะที่ยังคงรักษาพารามิเตอร์พื้นฐานของอินเทอร์เฟซไว้ ปริมาณงานบัสจึงเพิ่มขึ้นเป็น 2132 MB/s
ปริมาณงานที่เพิ่มขึ้นของพอร์ต AGP นั้นมาจากปัจจัยสามประการต่อไปนี้:
– ไปป์ไลน์การดำเนินการเข้าถึงหน่วยความจำ
– การส่งข้อมูลแบบคู่
– การดีมัลติเพล็กซ์ของแอดเดรสและบัสข้อมูล
อินเตอร์เฟซ SCSI
SCSI (Small Computer System Interface) ได้รับการกำหนดมาตรฐานโดย ANSI ในปี 1986 อินเทอร์เฟซได้รับการออกแบบมาเพื่อเชื่อมต่ออุปกรณ์ในคลาสต่างๆ - หน่วยความจำเข้าถึงโดยตรงและต่อเนื่อง, ซีดีรอม, ออปติคัลดิสก์แบบเขียนครั้งเดียวและเขียนใหม่ได้, ตัวเปลี่ยนสื่ออัตโนมัติ, เครื่องพิมพ์, สแกนเนอร์, อุปกรณ์สื่อสารและโปรเซสเซอร์ อุปกรณ์ SCSI เรียกว่าทั้งอะแดปเตอร์โฮสต์ที่เชื่อมต่อบัส SCSI กับบัสคอมพิวเตอร์ภายใน และตัวควบคุมอุปกรณ์เป้าหมายซึ่งเชื่อมต่อกับบัส SCSI อุปกรณ์ต่อพ่วงหลายตัวสามารถเชื่อมต่อกับคอนโทรลเลอร์ตัวเดียวได้ โดยสัมพันธ์กับคอนโทรลเลอร์ที่เป็นได้ทั้งภายในหรือภายนอก
ตามการใช้งานทางกายภาพอินเทอร์เฟซเป็นบัสขนาน 8 บิตที่มีความถี่สัญญาณนาฬิกา 5 MHz บัสอนุญาตให้เชื่อมต่ออุปกรณ์ได้สูงสุด 8 เครื่อง ความเร็วในการถ่ายโอนข้อมูลในเวอร์ชันดั้งเดิมถึง 5 MB/s
ข้อมูลจำเพาะคือ SCSI-2 ซึ่งขยายขีดความสามารถของบัสทั้งในแง่ปริมาณและคุณภาพ ความถี่สัญญาณนาฬิกาของบัส Fast SCSI-2 ถึง 10 MHz และ Ultra SCSI-2 - 20 MHz ความกว้างของข้อมูลสามารถเพิ่มเป็น 16 บิต - เวอร์ชันนี้เรียกว่า Wide SCSI-2 (กว้าง) และเวอร์ชัน 8 บิตเรียกว่า Narrow (แคบ) บัส 16 บิตช่วยให้คุณเพิ่มจำนวนอุปกรณ์เป็น 16 ได้ มาตรฐาน SCSI-2 ยังกำหนดอินเทอร์เฟซเวอร์ชัน 32 บิตด้วย การผสมผสานความเร็วสัญญาณนาฬิกาและความลึกของบิตให้ปริมาณงานที่หลากหลาย โดยสูงถึง 40 MB/s สำหรับเวอร์ชัน Ultra Wide SCSI-2 จริง
ข้อมูลจำเพาะ SCSI-2 กำหนดระบบคำสั่งที่ประกอบด้วยชุดคำสั่งพื้นฐานสำหรับอุปกรณ์ต่อพ่วงทั้งหมด และคำสั่งเฉพาะสำหรับอุปกรณ์ต่อพ่วงประเภทต่างๆ
ข้อมูลจำเพาะ - SCSI-3 - การพัฒนามาตรฐานเพิ่มเติมโดยมีเป้าหมายเพื่อเพิ่มจำนวนอุปกรณ์ที่เชื่อมต่อ SCSI-3 มีอยู่ในเอกสารหลายประเภทซึ่งกำหนดลักษณะเฉพาะของอินเทอร์เฟซ
อุปกรณ์ SCSI สมัยใหม่ผลิตขึ้นตามมาตรฐาน SCSI-2 หรือ SCSI-3 มาตรฐาน SCSI-3 มีตัวเลือกโปรโตคอลและอินเทอร์เฟซทางกายภาพที่หลากหลาย รวมถึงบัสแบบขนานและแบบอนุกรม
สำหรับบัสแบบขนาน อัตราการถ่ายโอนข้อมูลถูกกำหนดโดยความถี่ในการส่งข้อมูล ซึ่งวัดเป็นล้านการถ่ายโอนต่อวินาที - MT/วินาที (เมกะการถ่ายโอน/วินาที) และความลึกของบิต
อัตราการถ่ายโอนข้อมูลสำหรับตัวเลือกบัสขนานต่างๆ แสดงไว้ในตาราง 5.2
ตาราง 5.2 - อัตราการถ่ายโอนข้อมูลบนบัส SCSI แบบขนาน
อินเทอร์เฟซแบบอนุกรม FCAL (Fiber Channel Arbitrated Loop) มีความใกล้เคียงกับการใช้งานกับอินเทอร์เฟซเครือข่ายท้องถิ่นมากขึ้น อินเทอร์เฟซนี้เรียกอีกอย่างว่า Fibre Channel SCSI อาจเป็นได้ทั้งแบบไฟฟ้า (สายโคแอกเซียล) หรือไฟเบอร์ออปติก ในทั้งสองกรณี ความถี่ 800 MHz ให้อัตราการถ่ายโอนข้อมูล 100 MB/s สายทองแดงช่วยให้บัสมีความยาวสูงสุด 30 ม. สายเคเบิลออปติคัล - สูงสุด 10 กม. ใช้โปรโตคอลและระดับอินเทอร์เฟซทางกายภาพที่แตกต่างกัน และมีความสามารถในการเชื่อมต่ออุปกรณ์เข้ากับบัสได้สูงสุด 126 เครื่อง (ไม่ใช่ 8 หรือ 16 สำหรับอินเทอร์เฟซแบบขนาน) อุปกรณ์สองพอร์ตสามารถบรรลุความเร็วการถ่ายโอนสูงสุดถึง 200 MB/s
อินเตอร์เฟซทางกายภาพ
ในทางกายภาพ อินเทอร์เฟซ SCSI 8 บิตเป็นบัสที่ประกอบด้วยวงจรสัญญาณ 25 วงจร เพื่อให้มั่นใจถึงการป้องกันสัญญาณรบกวน แต่ละวงจรสัญญาณจะมีสายส่งคืนแยกกัน อุปกรณ์ SCSI แต่ละตัวที่เชื่อมต่อกับบัสจะต้องมีที่อยู่เฉพาะของตัวเองที่กำหนดระหว่างการกำหนดค่า สำหรับบัส 8 บิตช่วงของค่าที่อยู่คือ 0-7 สำหรับบัส 16 บิต - 0-15 ที่อยู่ถูกกำหนดโดยสวิตช์หรือจัมเปอร์ที่ตั้งไว้ล่วงหน้า การกำหนดค่าซอฟต์แวร์โฮสต์ก็สามารถทำได้เช่นกัน ข้อมูลเพิ่มเติมมีให้ในภาคผนวก G
อินเตอร์เฟซไฮเปอร์ทรานสปอร์ต
บัส I/O ความเร็วสูง HyperTransport (HT) ได้รับการออกแบบมาเพื่อใช้ในระบบคอมพิวเตอร์ โดยส่วนใหญ่เป็นบัสภายในเครื่อง เมื่อเปรียบเทียบกับบัส PCI แล้ว HyperTransport จะลดจำนวนสายไฟบนเมนบอร์ด กำจัดเวลาแฝงที่เกี่ยวข้องกับการผูกขาดบัสโดยอุปกรณ์ประสิทธิภาพต่ำ ลดการใช้พลังงาน และเพิ่มปริมาณงาน
บัส HyperTransport ได้รับการจัดระเบียบในระดับต่างๆ:
ในระดับกายภาพ บัสจะแสดงด้วยสายข้อมูล
การควบคุม นาฬิกา ตลอดจนตัวควบคุมและสัญญาณไฟฟ้ามาตรฐาน
ที่ระดับการถ่ายโอนข้อมูล ขั้นตอนในการเริ่มต้นและกำหนดค่าอุปกรณ์ การสร้างและสิ้นสุดเซสชันการสื่อสาร การตรวจสอบความเพียงพอของข้อมูลแบบวนรอบ และการจัดสรรแพ็กเก็ตสำหรับการถ่ายโอนข้อมูลจะถูกกำหนด
ในระดับโปรโตคอล มีการกำหนดคำสั่งสำหรับการจัดสรรช่องทางการสื่อสารเสมือนและกฎการควบคุมการไหลของข้อมูล
ในระดับธุรกรรม คำสั่งโปรโตคอลจะถูกสร้างอินสแตนซ์ให้เป็นสัญญาณควบคุม เช่น การอ่านหรือเขียน
ในระดับเซสชัน จะมีการกำหนดกฎการจัดการพลังงานและคำสั่งทั่วไปอื่นๆ
อุปกรณ์ทางกายภาพภายในอินเทอร์เฟซ HyperTransport แบ่งออกเป็นหลายประเภท:
Cave (“ Cave”) - อุปกรณ์ปลายทางบนช่องทางการสื่อสารแบบสองทิศทาง
อุโมงค์ (“อุโมงค์”) เป็นอุปกรณ์บนช่องทางการสื่อสารแบบสองทิศทางที่ติดตั้ง "บนทางเดิน" (แต่ไม่ใช่สะพาน)
บริดจ์ (“บริดจ์”) เป็นอุปกรณ์บนช่องสัญญาณสื่อสารแบบสองทิศทางซึ่งหนึ่งในนั้นถือเป็นอุปกรณ์หลักและเชื่อมต่ออุปกรณ์กับตัวควบคุมบัส (โฮสต์) และอีกอุปกรณ์หนึ่งเชื่อมต่อกับอุปกรณ์อื่น
โทโพโลยีของชุดอุปกรณ์บนบัส HyperTransport สามารถสร้างได้ในรูปแบบของสายโซ่หรือแบบต้นไม้ AMD เสนอวงจรสำเร็จรูปจากผู้ผลิตบุคคลที่สามที่รองรับ Hyper Transport bus: HT - AGP tunnel (AMD-8151), I/O channel hub (AMD-8111) และ HT - PCI-X tunnel (AMD- 8131) ช่วยให้มั่นใจได้ถึงความเข้ากันได้กับอินเทอร์เฟซอื่นๆ รวมถึงอินเทอร์เฟซที่ล้าสมัย และการเปลี่ยนไปใช้บัสใหม่อย่างราบรื่น สำหรับวงจรของบัส HyperTransport ควรสังเกตว่าสามารถปรับขนาดได้ขึ้นอยู่กับงานที่ได้รับการแก้ไข ในการกำหนดค่าขั้นต่ำ (ความกว้างของช่องสัญญาณ 2 บิต แต่ละบิตต้องใช้เส้นทางกายภาพสองเส้น) คุณจะต้องมี 24 พิน (8 สำหรับข้อมูล + 4 สำหรับสัญญาณนาฬิกา + 4 สำหรับสายควบคุม + 2 สัญญาณ + 4 กราวด์ + 1 กำลัง + 1 รีเซ็ต) ในการกำหนดค่าสูงสุด (ความกว้างของช่อง 32 บิต) เรากำลังพูดถึง 197 พิน สำหรับการเปรียบเทียบ เราชี้ให้เห็นว่าข้อกำหนด PCI 2.1 มี 84 พิน และ PCI-X - 150 พิน
ในเชิงกายภาพ เทคโนโลยี HyperTransport อิงตามเวอร์ชันปรับปรุงของสัญญาณดิฟเฟอเรนเชียลแรงดันต่ำ ( การส่งสัญญาณดิฟเฟอเรนเชียลแรงดันต่ำ, LVDS- สำหรับทุกบรรทัด (ข้อมูล, การควบคุม, นาฬิกา) จะใช้บัสที่มีความต้านทานส่วนต่าง 100 โอห์ม ระดับสัญญาณคือ 1.2 V (ตรงข้ามกับ 2.5 V ที่ระบุโดยข้อกำหนด IEEE LVDS) ด้วยเหตุนี้ความยาวของบัสจึงสูงถึง 24 นิ้ว (ประมาณ 61 ซม.) โดยมีแบนด์วิดท์บรรทัดเดียวสูงถึง 800 Mbps ควรสังเกตว่าข้อกำหนด HyperTransport จัดให้มีการแยกสตรีมข้อมูล "ต้นน้ำ" และ "ปลายน้ำ" (แบบอะซิงโครนัส) วิธีการนี้ช่วยให้อัตรานาฬิกาสูงกว่าสถาปัตยกรรมที่มีอยู่อย่างมาก เนื่องจากสัญญาณ LVDS แต่ละตัวทำงานภายในลิงก์ทางกายภาพของตัวเอง นอกจากนี้ แพ็กเก็ตที่รวมที่อยู่ คำสั่ง และข้อมูลจะเป็นผลคูณของ 32 บิตเสมอ ดังนั้นจึงรับประกันการส่งสัญญาณที่ปราศจากข้อผิดพลาดบนช่องสัญญาณที่ปรับขนาดได้ที่มีความกว้าง 2 ถึง 32 บิต ซึ่งช่วยให้สามารถใช้เทคโนโลยี HyperTransport เดียวในการเชื่อมต่อผู้ใช้ทรัพยากรบัสในระดับประสิทธิภาพที่แตกต่างกัน: โปรเซสเซอร์, RAM, ตัวควบคุมวิดีโอ, อุปกรณ์ I/O ความเร็วต่ำ โดยใช้จำนวนบรรทัดขั้นต่ำที่ต้องการในแต่ละกรณี ปริมาณงานสูงสุดของการเชื่อมต่อ Hyper Transport ถึง 12.8 GB / s (6.4 GB / s บนช่องทางดาวน์สตรีมและอัปสตรีมที่มีความกว้าง 32 บิตที่ความถี่ 800 MHz และการส่งข้อมูลบนขอบที่เพิ่มขึ้นและลดลงของสัญญาณ) สำหรับการเปรียบเทียบ เราชี้ให้เห็นว่าแบนด์วิธบัสระบบสูงสุด (200 MHz) ของโปรเซสเซอร์ AMD Athlon คือ 2.128 GB/s คุณสมบัติที่สำคัญของเทคโนโลยี HyperTransport คือความเข้ากันได้กับอุปกรณ์ PCI ในระดับโปรโตคอล
อินเตอร์เฟซ USB
บัส USB (Universal Serial Bus) คือ ส่วนขยายสถาปัตยกรรมมาตรฐานอุตสาหกรรมคอมพิวเตอร์ส่วนบุคคล (PC) มุ่งเน้นไปที่การบูรณาการกับโทรศัพท์และอุปกรณ์อิเล็กทรอนิกส์สำหรับผู้บริโภค
สถาปัตยกรรม USB ถูกกำหนดโดยเกณฑ์ต่อไปนี้:
– ขยายขอบเขต RS ได้อย่างง่ายดาย
– โซลูชันราคาถูกที่รองรับความเร็วในการรับส่งข้อมูลสูงสุด 12 Mbit/s (เวอร์ชัน 1.0) และสูงสุด 480 Mbit/s (เวอร์ชัน 2.0)
– รองรับการส่งข้อมูลเสียงและวิดีโอแบบเรียลไทม์อย่างสมบูรณ์
– ความยืดหยุ่นของโปรโตคอลการส่งข้อมูลแบบผสม ข้อมูลแบบไอโซโครนัส และข้อความแบบอะซิงโครนัส
– บูรณาการกับอุปกรณ์ที่ผลิต
– ความพร้อมใช้งานในพีซีทุกการกำหนดค่าและขนาด
– การสร้างคลาสอุปกรณ์ใหม่ที่ขยายพีซี
– ความเรียบง่ายของระบบเคเบิลและการเชื่อมต่อ
– ซ่อนรายละเอียดการเชื่อมต่อจากผู้ใช้ปลายทาง
– ชุดควบคุมระบุตัวเอง การเชื่อมต่ออัตโนมัติของอุปกรณ์กับไดรเวอร์และการกำหนดค่า
– ความสามารถในการเชื่อมต่อชุดควบคุมแบบไดนามิกและกำหนดค่าได้
ตั้งแต่กลางปี 1996 เป็นต้นมา พีซีได้ถูกผลิตขึ้นโดยมีคอนโทรลเลอร์ USB ในตัวซึ่งใช้งานโดยชิปเซ็ต
ตารางที่ 5.3 - แผนภาพ Pinout
ตารางที่ 5.4 - ชื่อและการกำหนดการทำงานของพิน
รูปที่ 5.4 - โทโพโลยีบัส USB
ที่ด้านบนของปิรามิดนี้ ที่โหนดรูทคือ อุปกรณ์โฮสต์และโหนดอื่นๆ ทั้งหมดคือ อุปกรณ์การทำงาน (ฟังก์ชั่น) หรือ ขั้วต่อ (ฮับ).
ระบบ USB ประกอบด้วยสามส่วนหลัก:
– อุปกรณ์โฮสต์ USB;
– ตัวแยก USB (ฮับ);
– อุปกรณ์ USB (ฟังก์ชัน)
อุปกรณ์โฮสต์ USB(อุปกรณ์ - ต้นแบบอินเทอร์เฟซ) - นี่คืออุปกรณ์หลักในระบบ USB ใด ๆ ซึ่งจัดการข้อมูลและการถ่ายโอนคำสั่งทั้งหมดผ่านบัสอินเทอร์เฟซ
อินเตอร์เฟซ USBในระบบคอมพิวเตอร์ การเข้าถึงหลายรายการจะดำเนินการโดยโฮสต์คอนโทรลเลอร์ ซึ่งเป็นการผสมผสานระหว่างฮาร์ดแวร์และซอฟต์แวร์
ตัวควบคุมโฮสต์ตั้งอยู่ในโหนดรูทของระบบหลัก (บนเมนบอร์ด) ของคอมพิวเตอร์ และตามกฎแล้วจะมีจุดแนบสองจุด
หน้าที่หลักของโฮสต์คอนโทรลเลอร์:
– การกำหนดการเชื่อมต่อและการถอดอุปกรณ์ USB
– ควบคุมการไหลของคำสั่งระหว่างโหนดรูทและอุปกรณ์ USB
ประเภทและคุณลักษณะของยางมาตรฐานที่ใช้อยู่ในปัจจุบันแสดงไว้ในตารางที่ 10.1
ลักษณะของยางมาตรฐาน
| ประเภท/วัตถุประสงค์ | ความลึกบิต | ความถี่สัญญาณนาฬิกา (MHz) | แบนด์วิธ (Mbps) |
| อสท./ทั่วไป | |||
| อีไอซ่า/ทั่วไป | |||
| VLB (VESA) | |||
| VLB2/ท้องถิ่น | |||
| PCI/I/O | 33, 66 | 120, 133 | |
| เอสบัส/ไอ/โอ | 32, 64 | 20, 25 | 80, 100 |
| MBUS/หน่วยความจำโปรเซสเซอร์ | 125 (400) | ||
| XDBUS/หน่วยความจำโปรเซสเซอร์ | 310 (400) | ||
| AGP/กราฟิกท้องถิ่น | |||
| PCI-X |
บัสระบบ ISA(สถาปัตยกรรมมาตรฐานอุตสาหกรรม) ถูกใช้ครั้งแรกใน IBM PC/AT ที่ใช้โปรเซสเซอร์ 12826 บัสนี้อนุญาตให้คุณถ่ายโอนข้อมูล 16 บิตแบบขนานและเข้าถึงหน่วยความจำระบบ 16 MB ในคอมพิวเตอร์สมัยใหม่ มันถูกใช้เป็นบัสอินพุต/เอาท์พุตเพื่อจัดระเบียบการสื่อสารกับอุปกรณ์ต่อพ่วงที่ทำงานช้า ด้วยการถือกำเนิดของโปรเซสเซอร์ i386 และ i486 ทำให้บัสระบบ ISA กลายเป็นคอขวดของพีซี
บัสระบบ EISA(สถาปัตยกรรมมาตรฐานอุตสาหกรรมขยาย) ซึ่งพัฒนาขึ้นในปี 1988 มีพื้นที่ที่อยู่ 4 GB, การถ่ายโอนข้อมูล 32 บิต, นาฬิกาที่ประมาณ 8 MHz, มีอัตราการถ่ายโอนข้อมูลทางทฤษฎีสูงสุด 33 MB/s และเข้ากันได้กับบัส ISA
เอ็มซีเอ บัสยังให้การถ่ายโอนข้อมูลแบบ 32 บิตซึ่งโอเวอร์คล็อกที่ 10 MHz แต่ไม่รองรับบัส ISA และใช้บนคอมพิวเตอร์ IBM เท่านั้น
รถบัสท้องถิ่น VESA-Local-Bus(VLB) มีวัตถุประสงค์เพื่อเพิ่มประสิทธิภาพของอะแดปเตอร์วิดีโอและตัวควบคุมดิสก์ไดรฟ์ มันเชื่อมต่อโดยตรงกับโปรเซสเซอร์ i486 และเชื่อมต่อกับโปรเซสเซอร์เท่านั้น หลังจากการเปิดตัวโปรเซสเซอร์ Pentium VESA Association ได้เริ่มทำงานกับมาตรฐานใหม่ VLB เวอร์ชัน 2 ซึ่งจัดให้มีการใช้บัสข้อมูล 64 บิตและการเพิ่มจำนวนตัวเชื่อมต่อส่วนขยาย ความเร็วการถ่ายโอนข้อมูลที่คาดหวังคือสูงสุด 400 MB/วินาที
บัส PCI(การเชื่อมต่อส่วนประกอบต่อพ่วง) ในเวอร์ชันแรกใช้เป็นโลคัลบัสและมีวัตถุประสงค์เพื่อจุดประสงค์เดียวกันกับบัสก่อนหน้า (VLB) ในตัวเลือกที่สองปัจจุบัน บัส PCI หมายถึงบัส I/O ในกรณีนี้ การเชื่อมต่อระหว่างโปรเซสเซอร์กลางและบัส PCI จะดำเนินการผ่านจัมเปอร์ PC1, บริดจ์ PCI หรือคอนโทรลเลอร์ที่เรียกว่าซึ่งประสานบัสโปรเซสเซอร์กลางกับบัส PCI ซึ่งหมายความว่า PCI สามารถทำงานร่วมกับโปรเซสเซอร์ของแพลตฟอร์มและรุ่นที่แตกต่างกันได้
วีเอ็มอีบัสได้รับความนิยมอย่างมากในฐานะบัสอินพุต/เอาท์พุตในเวิร์กสเตชันและเซิร์ฟเวอร์ที่ใช้โปรเซสเซอร์ RISC บัสนี้มีมาตรฐานสูงและมีหลายเวอร์ชันของมาตรฐานนี้: VME32, VME64
เวิร์กสเตชันและเซิร์ฟเวอร์แบบโปรเซสเซอร์เดี่ยวและหลายโปรเซสเซอร์ที่ใช้สถาปัตยกรรม SPARC จะใช้บัสหลายประเภทพร้อมกัน: สบัส, เอ็มบัสและ XDBusโดยที่บัส Sbus ถูกใช้เป็นบัสอินพุต/เอาท์พุต และ Mbus และ XDBus ถูกใช้เป็นบัสสำหรับการรวมโปรเซสเซอร์และหน่วยความจำจำนวนมาก
บัส AGP ท้องถิ่น(พอร์ตกราฟิกเร่งความเร็ว) เดิมมีไว้สำหรับกราฟิกโดยเฉพาะและสามารถปรับปรุงประสิทธิภาพของแอปพลิเคชันวิดีโอได้ หากต้องการใช้เทคโนโลยี AGP คุณจำเป็นต้องมีชิปเซ็ต Intel 440LX ซึ่งช่วยให้คุณสามารถถ่ายโอนบัส PCI ที่ "แคบ" (133 MB/s) ออกจากอะแดปเตอร์วิดีโอที่ต้องการทรัพยากร และเชื่อมต่ออันหลังกับ "ที่กว้างขึ้น" (528 MB/ s) บัส AGP ออกแบบมาเป็นพิเศษสำหรับมัน PCI เหลืออุปกรณ์ที่ช้ากว่า ซึ่งการทำงานได้รับการปรับปรุงอย่างมีนัยสำคัญโดยการตัดการเชื่อมต่ออุปกรณ์ที่เร็วขึ้นจากบัส ซึ่งสร้างการจราจรติดขัดอย่างต่อเนื่องในการไหลของข้อมูลอย่างรวดเร็ว 440LX ไม่เพียงแต่รองรับ AGP เท่านั้น แต่ยังช่วยให้เครื่องที่ใช้ Pentium II สามารถใช้ SDRAM ความเร็วสูง ซึ่งให้ประสิทธิภาพที่สูงกว่า EDO DRAM ที่ใช้ในเครื่อง Pentium II ที่มีชิปเซ็ตรุ่นเก่า
ส่วนขยาย PCI-Xบัส PCI ซึ่งทำงานที่ความถี่สัญญาณนาฬิกา 133 MHz บัส PCI-X เข้ากันได้กับ PCI รุ่นเก่า ต้องใช้ชิปเซ็ต Intel 450 NX ใหม่ และมีการออกแบบการสื่อสารแบบรีจิสเตอร์ถึงรีจิสเตอร์แบบใหม่ที่ให้ทรูพุต 1.06 Gb/s (8 Gb/s) ซึ่งให้ประสิทธิภาพเกือบหกเท่า ได้รับผลผลิต PCI-X มีวัตถุประสงค์หลักสำหรับการเชื่อมต่ออะแดปเตอร์ประสิทธิภาพสูง เช่น Gigabit Ethernet, Ultra 3SCSI และ Fibre Channel (FC-AL)
ระบบคอมพิวเตอร์สมัยใหม่มีลักษณะดังนี้:
□ การเติบโตอย่างรวดเร็วของความเร็วของไมโครโปรเซสเซอร์และอุปกรณ์ภายนอกบางอย่าง (เช่น ในการแสดงวิดีโอดิจิทัลแบบเต็มหน้าจอคุณภาพสูง ต้องใช้แบนด์วิดท์ 22 MB/s)
□ การเกิดขึ้นของโปรแกรมที่ต้องการการทำงานของอินเทอร์เฟซจำนวนมาก (เช่น โปรแกรมประมวลผลกราฟิกใน Windows, มัลติมีเดีย)
ภายใต้เงื่อนไขเหล่านี้ ปริมาณงานของบัสส่วนขยายที่ให้บริการอุปกรณ์หลายเครื่องพร้อมกันไม่เพียงพอสำหรับการทำงานที่สะดวกสบายสำหรับผู้ใช้ เนื่องจากคอมพิวเตอร์เริ่ม "คิด" มาเป็นเวลานาน นักพัฒนาอินเทอร์เฟซได้ใช้เส้นทางของการสร้างบัสท้องถิ่นที่เชื่อมต่อโดยตรงกับบัส MP โดยทำงานที่ความถี่สัญญาณนาฬิกา MP (แต่ไม่ใช่ที่ความถี่การทำงานภายใน) และให้การสื่อสารกับอุปกรณ์ความเร็วสูงบางตัวภายนอก MP: หน่วยความจำหลักและหน่วยความจำภายนอก , ระบบวิดีโอ ฯลฯ
ขณะนี้มีมาตรฐานบัสท้องถิ่นสากลพื้นฐานสามมาตรฐาน: VLB, PCI และ AGP
วีแอลบีบัส(VL-bus, VESA Local Bus)เปิดตัวในปี 1992 โดย Video Electronics Standards Association (VESA - เครื่องหมายการค้าของ Video Electronics Standards Association) และด้วยเหตุนี้จึงมักเรียกว่าบัส VESA บัส VLB เป็นส่วนเสริมของ MP บัสภายในสำหรับการสื่อสารกับอะแดปเตอร์วิดีโอ และโดยทั่วไปน้อยกว่าคือกับฮาร์ดไดรฟ์ การ์ดมัลติมีเดีย และอะแดปเตอร์เครือข่าย ความกว้างบัสข้อมูลคือ 32 บิต สำหรับที่อยู่ - 30 ความเร็วการถ่ายโอนข้อมูลจริงผ่าน VLB คือ 80 MB/s ซึ่งทำได้ตามทฤษฎี - 132 MB/s (ในเวอร์ชัน 2 - 400 MB/s)
ข้อเสียของบัส VLB:
□ กำหนดเป้าหมายเฉพาะ MP 80386, 80486 (ไม่เหมาะสำหรับโปรเซสเซอร์ระดับ Pentium)
□ การพึ่งพาความถี่สัญญาณนาฬิกาของ MP อย่างเข้มงวด (บัส VLB แต่ละตัวได้รับการออกแบบสำหรับความถี่เฉพาะสูงสุด 33 MHz เท่านั้น)
□ อุปกรณ์ที่เชื่อมต่อจำนวนน้อย - สามารถเชื่อมต่อกับบัส VLB ได้เพียง 4 อุปกรณ์เท่านั้น
□ ไม่มีอนุญาโตตุลาการบัส - มีข้อขัดแย้งระหว่างอุปกรณ์ที่เชื่อมต่อ
บัส PCI(การเชื่อมต่ออุปกรณ์ต่อพ่วงระหว่างกันการเชื่อมต่อของส่วนประกอบภายนอก) เป็นอินเทอร์เฟซทั่วไปและเป็นสากลสำหรับการเชื่อมต่ออุปกรณ์ต่างๆ พัฒนาขึ้นในปี 1993 โดย Intel บัส PCI มีความหลากหลายมากกว่า VLB; อนุญาตให้เชื่อมต่ออุปกรณ์ได้สูงสุด 10 เครื่อง มีอะแดปเตอร์ของตัวเองทำให้สามารถกำหนดค่าให้ทำงานกับ MP ใดก็ได้ตั้งแต่ 80486 ไปจนถึง Pentium สมัยใหม่ ความเร็วสัญญาณนาฬิกา PCI คือ 33 MHz ความกว้างบิตคือ 32 บิตสำหรับข้อมูลและ 32 บิตสำหรับที่อยู่ ขยายได้ถึง 64 บิต ปริมาณงานทางทฤษฎีคือ 132 MB/s และในเวอร์ชัน 64 บิต - 264 MB/s การปรับเปลี่ยน 2.1 ของบัส PCI ภายในทำงานที่ความถี่สัญญาณนาฬิกาสูงถึง 66 MHz และที่ 64 บิต มีทรูพุตสูงถึง 528 MB/s รองรับโหมด Plug and Play, Bus Mastering และอะแดปเตอร์กำหนดค่าอัตโนมัติ
ตามโครงสร้าง ขั้วต่อบัสบนแผงระบบประกอบด้วยส่วนติดต่อ 64 ส่วนติดต่อกันสองส่วน (แต่ละส่วนมีคีย์ของตัวเอง) การใช้อินเทอร์เฟซนี้ การ์ดแสดงผล การ์ดเสียง โมเด็ม ตัวควบคุม SCSI และอุปกรณ์อื่น ๆ จะเชื่อมต่อกับเมนบอร์ด โดยปกติแล้ว เมนบอร์ดจะมีสล็อต PCI หลายช่อง บัส PCI แม้ว่าจะเป็นแบบโลคัล แต่ก็ยังทำหน้าที่หลายอย่างของบัสส่วนขยายด้วย บัสขยาย ISA, EISA, MCA (และเข้ากันได้กับพวกมัน) ต่อหน้าบัส PCI ไม่ได้เชื่อมต่อโดยตรงกับ MP (เช่นในกรณีเมื่อใช้บัส VLB) แต่กับบัส PCI เอง ( ผ่านอินเทอร์เฟซส่วนขยาย) ด้วยโซลูชันนี้ บัสจึงไม่ขึ้นอยู่กับโปรเซสเซอร์ (ต่างจาก VLB) และสามารถทำงานคู่ขนานกับบัสโปรเซสเซอร์โดยไม่ต้องเข้าถึงตามคำขอ อย่างไรก็ตาม โหลดบัสโปรเซสเซอร์ลดลงอย่างมาก ตัวอย่างเช่น โปรเซสเซอร์ทำงานร่วมกับหน่วยความจำระบบหรือหน่วยความจำแคช และในขณะนี้ข้อมูลจะถูกเขียนลงในฮาร์ดไดรฟ์ผ่านเครือข่าย การกำหนดค่าระบบบัส PCI จะแสดงในรูป 5.8.
เอจีพี บัส(พอร์ตกราฟิกเร่งความเร็ว -พอร์ตกราฟิกแบบเร่งความเร็ว) - อินเทอร์เฟซสำหรับเชื่อมต่ออะแดปเตอร์วิดีโอกับ AGP trunk แยกต่างหากที่มี
บทที่ 5 ไมโครโปรเซสเซอร์และมาเธอร์บอร์ด
ส่งออกไปยังหน่วยความจำระบบโดยตรง บัสที่ใช้มาตรฐาน PCI v2.1 ได้รับการพัฒนา บัส AGP สามารถทำงานที่ความเร็วบัสของระบบสูงถึง 133 MHz และให้อัตราการถ่ายโอนกราฟิกสูงสุด ปริมาณงานสูงสุดในโหมดการคูณ AGP4x สี่เท่า (บล็อกข้อมูล 4 บล็อกถูกถ่ายโอนต่อรอบสัญญาณนาฬิกา) คือ 1066 MB/s และในโหมดการคูณฐานแปด AGP8x คือ 2112 MB/s เมื่อเปรียบเทียบกับบัส PCI แล้ว บัส AGP กำจัดมัลติเพล็กซ์ของที่อยู่และบรรทัดข้อมูล (ใน PCI เพื่อลดต้นทุนในการออกแบบ ที่อยู่และข้อมูลจะถูกส่งผ่านบรรทัดเดียวกัน) และปรับปรุงไปป์ไลน์ของการดำเนินการอ่าน-เขียน ซึ่ง ขจัดอิทธิพลของความล่าช้าในโมดูลหน่วยความจำต่อความเร็วในการดำเนินการเหล่านี้
ข้าว. 5.8. การกำหนดค่าระบบ PCI
บัส AGP มีโหมดการทำงานสองโหมด: ดีเอ็มเอและ ดำเนินการในโหมด DMA หน่วยความจำหลักคือหน่วยความจำการ์ดแสดงผล ออบเจ็กต์กราฟิกจะถูกจัดเก็บไว้ในหน่วยความจำระบบ แต่จะถูกคัดลอกไปยังหน่วยความจำภายในของการ์ดก่อนใช้งาน การแลกเปลี่ยนจะดำเนินการในแพ็กเก็ตลำดับขนาดใหญ่ ในโหมดดำเนินการ หน่วยความจำระบบและหน่วยความจำภายในของการ์ดแสดงผลจะเท่ากันในเชิงตรรกะ ออบเจ็กต์กราฟิกจะไม่ถูกคัดลอกไปยังหน่วยความจำภายในเครื่อง แต่จะถูกเลือกโดยตรงจากระบบ ในกรณีนี้ คุณจะต้องเลือกชิ้นส่วนที่ค่อนข้างเล็กแบบสุ่มจากหน่วยความจำ เนื่องจากหน่วยความจำระบบได้รับการจัดสรรแบบไดนามิกในบล็อกขนาด 4 KB ในโหมดนี้ เพื่อให้มั่นใจถึงประสิทธิภาพที่ยอมรับได้ จึงมีกลไกที่แมปที่อยู่ตามลำดับของแฟรกเมนต์กับที่อยู่จริงของบล็อกขนาด 4 KB ในหน่วยความจำระบบ ขั้นตอนนี้ดำเนินการโดยใช้ตารางพิเศษ (ตารางการแมปที่อยู่กราฟิกหรือ GART) ที่อยู่ในหน่วยความจำ อินเทอร์เฟซได้รับการออกแบบให้เป็นตัวเชื่อมต่อแยกต่างหากซึ่งติดตั้งอะแดปเตอร์วิดีโอ AGP
โพสต์บน Ref.rf
การกำหนดค่าระบบด้วยบัส AGP แสดงในรูปที่ 1 5.9.
ระบบในเครื่องจักรและอินเทอร์เฟซต่อพ่วง
ข้าว. 5.9. การกำหนดค่าระบบด้วยบัส AGP
ทุกสิ่งที่กล่าวไว้ข้างต้นเกี่ยวกับยางสรุปไว้ในตาราง 5.4. ตารางที่ 5.4. ลักษณะสำคัญของยาง
รถโดยสารท้องถิ่น--แนวคิดและประเภท การจำแนกประเภทและคุณสมบัติของหมวดหมู่ "รถโดยสารท้องถิ่น" 2017, 2018
รถบัสท้องถิ่น VLB
มาตรฐานบัสท้องถิ่น VLB (VESA Local Bus, VESA – Video Equipment Standard Association) ได้รับการพัฒนาในปี 1992 ข้อเสียเปรียบหลักของบัส VLB คือไม่สามารถใช้กับโปรเซสเซอร์ที่แทนที่ MP 80486 หรือมีขนานกัน (Alpha, PowerPC ฯลฯ )
บัส I/O ISA, MCA, EISA มีประสิทธิภาพต่ำเนื่องจากอยู่ในโครงสร้าง PC แอปพลิเคชันสมัยใหม่ (โดยเฉพาะแอปพลิเคชันกราฟิก) ต้องการปริมาณงานเพิ่มขึ้นอย่างมาก ซึ่งโปรเซสเซอร์สมัยใหม่สามารถให้ได้ วิธีแก้ปัญหาหนึ่งในการเพิ่มปริมาณงานคือการใช้โลคัลบัสของโปรเซสเซอร์ 80486 เป็นบัสสำหรับเชื่อมต่ออุปกรณ์ต่อพ่วง บัสโปรเซสเซอร์ใช้เป็นจุดเชื่อมต่อสำหรับอุปกรณ์ต่อพ่วงในตัวของมาเธอร์บอร์ด (ตัวควบคุมดิสก์ อะแดปเตอร์กราฟิก ).
VLB เป็นโลคัลบัส 32 บิตมาตรฐาน ซึ่งเป็นตัวแทนสัญญาณบัสระบบของโปรเซสเซอร์ 486 ที่ส่งไปยังขั้วต่อมาเธอร์บอร์ดเพิ่มเติม บัสให้ความสำคัญอย่างยิ่งกับโปรเซสเซอร์ 486 แม้ว่าจะสามารถใช้กับโปรเซสเซอร์ 386 คลาสได้ก็ตาม สำหรับโปรเซสเซอร์ Pentium นั้นมีการใช้ข้อกำหนด 2.0 ซึ่งความกว้างของบัสข้อมูลเพิ่มขึ้นเป็น 64 แต่ไม่ได้ใช้กันอย่างแพร่หลาย ตัวแปลงบัสฮาร์ดแวร์ของโปรเซสเซอร์ใหม่ไปเป็นบัส VLB ซึ่งเป็น "การเติบโต" เทียมบนสถาปัตยกรรมบัสไม่ได้หยั่งรากและ VLB ไม่ได้รับการพัฒนาเพิ่มเติม
ตามโครงสร้างแล้ว สล็อต VLB จะคล้ายกับสล็อต MCA ปกติ 16 บิต แต่เป็นส่วนขยายของระบบ ISA-16, EISA หรือสล็อตบัส MCA ซึ่งอยู่ด้านหลังใกล้กับโปรเซสเซอร์ เนื่องจากความสามารถในการโหลดที่จำกัดของบัสโปรเซสเซอร์ จึงไม่ได้ติดตั้งสล็อต VLB มากกว่าสามช่องบนเมนบอร์ด ความถี่สัญญาณนาฬิกาบัสสูงสุดคือ 66 MHz แม้ว่าบัสจะทำงานได้อย่างน่าเชื่อถือมากกว่าที่ 33 MHz ในเวลาเดียวกัน มีการประกาศปริมาณงานสูงสุดที่ 132 MB/s (33 MHz x 4 ไบต์) แต่สามารถทำได้ภายในรอบแพ็กเก็ตระหว่างการถ่ายโอนข้อมูลเท่านั้น ในความเป็นจริง ในรอบเบิร์สต์ การถ่ายโอนข้อมูล 4 x 4 = 16 ไบต์ต้องใช้ 5 รอบสัญญาณนาฬิกาบัส ดังนั้นแม้ในโหมดเบิร์สต์ ปริมาณงานจะอยู่ที่ 105.6 MB/s และในโหมดปกติ (รอบต่อเฟสที่อยู่ และนาฬิกาต่อเฟสข้อมูล ) - เพียง 66 MB /s แม้ว่าจะมากกว่า ISA ก็ตาม ข้อกำหนดที่เข้มงวดสำหรับลักษณะการกำหนดเวลาของบัสโปรเซสเซอร์ภายใต้ภาระงานหนัก (รวมถึงชิปแคชภายนอก) อาจทำให้เกิดการทำงานที่ไม่เสถียร: สล็อต VLB ทั้งสามช่องสามารถใช้ได้ที่ความถี่ 40 MHz เท่านั้น เมื่อเมนบอร์ดที่โหลดใช้งานได้เพียง 50 MHz เท่านั้น หนึ่งช่อง โดยหลักการแล้ว บัสอนุญาตให้ใช้อะแด็ปเตอร์ที่ใช้งานอยู่ (Bus-Master) ได้ แต่การพิจารณาคำร้องขอจะขึ้นอยู่กับตัวอะแด็ปเตอร์เอง โดยทั่วไป บัสอนุญาตให้ติดตั้งอะแดปเตอร์ Bus-Master ได้ไม่เกินสองตัว ซึ่งหนึ่งในนั้นติดตั้งอยู่ในช่อง “Master”
โดยทั่วไปจะใช้บัส VLB เพื่อเชื่อมต่ออะแดปเตอร์กราฟิกและตัวควบคุมดิสก์ ไม่พบอะแดปเตอร์ LAN สำหรับ VLB บางครั้ง มีเมนบอร์ดบางรุ่นที่มีคำอธิบายระบุว่ามีกราฟิกในตัวและดิสก์อะแดปเตอร์ที่มีบัส VLB แต่ไม่มีสล็อต VLB ซึ่งหมายความว่าบอร์ดมีชิปของอะแดปเตอร์ที่ระบุซึ่งออกแบบมาเพื่อเชื่อมต่อกับบัส VLB บัสโดยนัยดังกล่าวย่อมไม่ด้อยกว่าประสิทธิภาพของบัสที่มีช่องที่ชัดเจน จากมุมมองด้านความน่าเชื่อถือและความเข้ากันได้ นี่จะดียิ่งขึ้นไปอีก เนื่องจากปัญหาความเข้ากันได้กับการ์ดและมาเธอร์บอร์ดสำหรับบัส VLB นั้นรุนแรงเป็นพิเศษ
พอร์ตกราฟิกเร่งความเร็ว (AGP)
มาตรฐาน AGP (พอร์ตกราฟิกเร่งความเร็ว) ได้รับการพัฒนาโดย Intel เพื่อที่จะเร่งความเร็วอินพุต/เอาท์พุตข้อมูลไปยังการ์ดวิดีโอ โดยไม่ต้องเปลี่ยนมาตรฐานที่มีอยู่สำหรับบัส PCI และเพิ่มประสิทธิภาพของคอมพิวเตอร์เมื่อประมวลผลภาพสามมิติ โดยไม่ต้องติดตั้งการ์ดวิดีโอโปรเซสเซอร์คู่ราคาแพงที่มีทั้งหน่วยความจำวิดีโอและหน่วยความจำจำนวนมากสำหรับพื้นผิว z-buffer ฯลฯ มาตรฐานนี้ได้รับการสนับสนุนจาก บริษัท จำนวนมากที่รวมอยู่ใน AGP Implementors Forum ซึ่งเป็นองค์กรที่สร้างขึ้นตามความสมัครใจ เพื่อนำมาตรฐานนี้ไปใช้ ดังนั้นการพัฒนา AGP จึงค่อนข้างรวดเร็ว เวอร์ชันเริ่มต้นของมาตรฐานคือ AGP 1.0
การออกแบบเป็นสล็อตแยกต่างหากที่มีแหล่งจ่ายไฟ 3.3 V ซึ่งชวนให้นึกถึงสล็อต PCI แต่จริงๆ แล้วเข้ากันไม่ได้กับมันเลย ไม่สามารถติดตั้งการ์ดแสดงผลปกติในช่องนี้และในทางกลับกัน
ความเร็วในการถ่ายโอนข้อมูลสูงสุด 532 MB/s เนื่องมาจากความถี่บัส AGP สูงถึง 132 MHz และการขาดมัลติเพล็กซ์ของที่อยู่และบัสข้อมูล (บน PCI ที่อยู่จะออกก่อนบนสายทางกายภาพเดียวกัน จากนั้น ข้อมูล). AGP มีความถี่บัส 66 MHz และความลึกบิตเท่ากัน และในโหมดมาตรฐาน (หรือแม่นยำยิ่งขึ้นคือโหมด "1x") มันสามารถส่งผ่าน 266 MB/s เพื่อเพิ่มปริมาณงานของบัส AGP มาตรฐานได้รวมความสามารถในการส่งข้อมูลโดยใช้ทั้งขอบนำและขอบตกของสัญญาณนาฬิกา - โหมด 2x ในโหมด 2x ปริมาณงานคือ 532 MB/s เมื่อความถี่บัสถึง 100 MHz ความเร็วการแลกเปลี่ยนจะเพิ่มขึ้นเป็น 800 MB/s
นอกเหนือจากวิธีการกำหนดแอดเดรสแบบ "คลาสสิก" เช่นเดียวกับบน PCI แล้ว AGP ยังสามารถใช้โหมดการกำหนดแอดเดรสแบนด์ข้างที่เรียกว่า "การกำหนดแอดเดรสแบนด์" ในกรณีนี้ จะใช้สัญญาณ SBA (SideBand Addressing) พิเศษซึ่งไม่มีใน PCI ต่างจากบัส PCI ตรงที่ AGP มีการประมวลผลข้อมูลแบบไปป์ไลน์
การประมวลผลภาพ 3 มิติส่วนใหญ่ดำเนินการในหน่วยความจำหลักของคอมพิวเตอร์โดยทั้งโปรเซสเซอร์กลางและโปรเซสเซอร์การ์ดแสดงผล กลไกในการเข้าถึงหน่วยความจำโดยโปรเซสเซอร์การ์ดแสดงผลเรียกว่า DIrect Memory Execute (DIME - การดำเนินการโดยตรงในหน่วยความจำ) ควรสังเกตว่าปัจจุบันการ์ดแสดงผล AGP บางตัวไม่รองรับกลไกนี้ ปัจจุบันการ์ดบางใบมีกลไกคล้ายกับบัสมาสเตอร์บนบัส PCI เท่านั้น ไม่ควรสับสนหลักการนี้กับ UMA ซึ่งใช้ในการ์ดแสดงผลราคาไม่แพงซึ่งมักจะอยู่บนเมนบอร์ด ความแตกต่างหลัก: . พื้นที่หน่วยความจำหลักของคอมพิวเตอร์ที่การ์ด AGP สามารถใช้ได้ (หรือที่เรียกว่า "หน่วยความจำ AGP") ไม่ได้แทนที่หน่วยความจำหน้าจอ ใน
หน่วยความจำหลัก UMA ใช้เป็นหน่วยความจำหน้าจอ และหน่วยความจำ AGP จะเสริมเท่านั้น - แบนด์วิดท์หน่วยความจำในการ์ดแสดงผล UMA น้อยกว่าบัส
พีซีไอ - สำหรับการคำนวณพื้นผิว มีเพียงโปรเซสเซอร์กลางและโปรเซสเซอร์การ์ดแสดงผลเท่านั้นที่เกี่ยวข้อง - CPU เขียนข้อมูลสำหรับการ์ดแสดงผลโดยตรงไปยังพื้นที่หน่วยความจำทั่วไปซึ่งโปรเซสเซอร์ของการ์ดแสดงผลก็เข้าถึงได้เช่นกัน - ดำเนินการอ่าน/เขียนหน่วยความจำเท่านั้น ไม่มีการอนุญาโตตุลาการบนบัส (จะมีพอร์ต AGP หนึ่งพอร์ตเสมอ) และไม่มีค่าใช้จ่ายด้านเวลา
หน่วยความจำปกติ (แม้แต่ SDRAM) จะมีราคาถูกกว่าหน่วยความจำวิดีโอสำหรับกราฟิกการ์ดอย่างมาก
ในเดือนธันวาคม พ.ศ. 2540 Intel ได้เปิดตัวมาตรฐาน AGP 2.0 เวอร์ชันเบื้องต้น และในเดือนพฤษภาคม พ.ศ. 2541 เวอร์ชันสุดท้าย ความแตกต่างหลักจากเวอร์ชันก่อนหน้า: . ความเร็วในการถ่ายโอนสามารถเพิ่มเป็นสองเท่าเมื่อเทียบกับ
1.0 - โหมดนี้เรียกว่า "4x" - และมีค่าถึง 1,064
เมกะไบต์/วินาที - ความเร็วในการส่งที่อยู่ในโหมด "การกำหนดแอดเดรสแบนด์" สามารถเพิ่มเป็นสองเท่าได้ เพิ่มกลไกการเขียนอย่างรวดเร็ว (FW) แนวคิดหลักคือการเขียนคำสั่งข้อมูล/ควบคุมโดยตรงไปยังอุปกรณ์ AGP โดยข้ามการจัดเก็บข้อมูลระดับกลางในหน่วยความจำหลัก เพื่อกำจัดข้อผิดพลาดที่อาจเกิดขึ้น สัญญาณใหม่ WBF# (Write
Buffer Full - บัฟเฟอร์การบันทึกเต็ม) หากสัญญาณทำงานอยู่ โหมด FW จะไม่สามารถทำได้
ในเดือนกรกฎาคม พ.ศ. 2541 Intel ได้เปิดตัวข้อกำหนด AGP Pro เวอร์ชัน 0.9 ซึ่งแตกต่างจาก AGP 2.0 อย่างมากในด้านการออกแบบ สาระสำคัญโดยย่อของความแตกต่างมีดังนี้: . ตัวเชื่อมต่อ AGP มีการเปลี่ยนแปลง - มีการเพิ่มพินตามขอบของตัวเชื่อมต่อที่มีอยู่สำหรับการเชื่อมต่อวงจรไฟ 12V และ 3.3V เพิ่มเติม ใช้งานได้กับ AGP 2.0 จากล่างขึ้นบนเท่านั้น - สามารถติดตั้งบอร์ดที่มี AGP 2.0 ในช่อง AGP Pro ได้ แต่ทำในทางกลับกันไม่ได้ - AGP Pro มีไว้สำหรับระบบที่มีฟอร์มแฟคเตอร์ ATX เท่านั้น - เนื่องจากการ์ด AGP Pro ได้รับอนุญาตให้กินไฟได้สูงสุด 110 Wt (!!) ความสูงขององค์ประกอบบนบอร์ด (รวมถึงองค์ประกอบการระบายความร้อนที่เป็นไปได้) จึงสูงถึง 55 มม. ดังนั้นสล็อต PCI สองช่องที่อยู่ติดกันจึงต้องว่าง นอกจากนี้ บอร์ด AGP Pro ยังสามารถใช้สล็อต PCI ที่อยู่ติดกันสองช่องเพื่อวัตถุประสงค์ของตัวเองได้ - จากมุมมองการออกแบบวงจร ข้อมูลจำเพาะใหม่ไม่ได้เพิ่มสิ่งอื่นใดนอกจากพินพิเศษที่แจ้งระบบเกี่ยวกับการใช้บอร์ด AGP Pro
AGP หยั่งรากอย่างรวดเร็วในระบบเดสก์ท็อปทั่วไปเนื่องจากมีต้นทุนและความเร็วต่ำ และการ์ดแสดงผล AGP เกือบจะเข้ามาแทนที่การ์ดแสดงผล PCI ทั่วไป
วีแอลบี(VESA Local Bus - บัสท้องถิ่นของมาตรฐาน VESA) - ส่วนเสริม 32 บิตจากบัส ISA ตามโครงสร้างแล้ว เป็นตัวเชื่อมต่อเพิ่มเติม (116 พิน เช่น MCA) สำหรับตัวเชื่อมต่อ ISA ความลึกบิต - 32/32, ความถี่สัญญาณนาฬิกา - 25..50 MHz, ความเร็วการแลกเปลี่ยนสูงสุด - 130 Mb/s ออกแบบด้วยระบบไฟฟ้าให้เป็นส่วนขยายของโลคัลบัสโปรเซสเซอร์ - สัญญาณอินพุตและเอาท์พุตของโปรเซสเซอร์ส่วนใหญ่จะถูกส่งโดยตรงไปยังบอร์ด VLB โดยไม่มีการบัฟเฟอร์ระดับกลาง ด้วยเหตุนี้โหลดในระยะเอาท์พุตของโปรเซสเซอร์จึงเพิ่มขึ้นคุณภาพของสัญญาณบนโลคัลบัสลดลงและความน่าเชื่อถือของการแลกเปลี่ยนลดลง ดังนั้น VLB จึงมีข้อจำกัดที่เข้มงวดเกี่ยวกับจำนวนอุปกรณ์ที่ติดตั้ง: ที่ 33 MHz - สาม, ที่ 40 MHz - สอง และที่ 50 MHz - หนึ่งเครื่อง โดยควรรวมเข้ากับเมนบอร์ด
สล็อต VLB บนการ์ดแม่
รถบัสท้องถิ่น(บัสท้องถิ่น) มักเรียกว่าบัสที่ส่งไฟฟ้าตรงไปยังหน้าสัมผัสของไมโครโปรเซสเซอร์นั่นคือ นี่คือบัสโปรเซสเซอร์ โดยปกติจะรวมโปรเซสเซอร์ หน่วยความจำ วงจรบัฟเฟอร์สำหรับบัสระบบและตัวควบคุม รวมไปถึงวงจรเสริมอื่นๆ งานสร้างรถบัสท้องถิ่นดำเนินการโดยบริษัทต่างๆ ควบคู่กันไป แต่ท้ายที่สุดแล้ว Video Equipment Standard Association (VESA) ก็ถูกสร้างขึ้น ข้อมูลจำเพาะมาตรฐานบัสท้องถิ่นฉบับแรกปรากฏในปี 1992 ส่วนใหญ่ยืมมาจากสถาปัตยกรรมโลคัลบัส 80486 มีเพียงการพัฒนาโปรโตคอลการประมวลผลสัญญาณและโทโพโลยีตัวเชื่อมต่อใหม่เท่านั้น ข้อดีของ VLB คือการแลกเปลี่ยนข้อมูลความเร็วสูง (บัสสามารถทำงานในระบบที่มีโปรเซสเซอร์ 80486DX-50) แต่ขึ้นอยู่กับความถี่ของโปรเซสเซอร์ (การออกแบบบอร์ดที่มีช่วงความถี่กว้าง) โหลดไฟฟ้าไม่อนุญาตให้เชื่อมต่อเกินสามบอร์ด นอกจากนี้ VLB ไม่ได้ออกแบบมาเพื่อใช้กับโปรเซสเซอร์ที่แทนที่ 486 หรือที่มีอยู่คู่ขนาน: Alpha, PowerPC เป็นต้น ดังนั้นตั้งแต่กลางปี 1993 ผู้ผลิตหลายรายซึ่งนำโดย Intel จึงออกจากสมาคม VESA บริษัทเหล่านี้ได้จัดตั้งกลุ่มพิเศษขึ้นเพื่อพัฒนามาตรฐานทางเลือกใหม่ที่เรียกว่า Peripheral Component Interconnect (PCI)
